(54) SEMICONDUCTOR DEVICE AND MASSFACTURE THEREOF

(11) 62-92327 (A) (43) 27.4.1987 (19) JP


(21) Appl. No. 60-231228 (22) 18.10.1985

(71) HITACHI LTD(1) (72) SHIGEO GOSHIMA(4)

(51) Int. Cl⁴. H01L21/314,H01L29/80

PURPOSE: To prevent contamination on ion implantation and deterioration caused by a knock-on effect by implanting ions, penetrating an insulating film consisting of an AlN film, laminating a protective film composed of SiN onto the AlN film and thermally treating the whole.

CONSTITUTION: An AIN film 14 is applied onto a GaAs substrate 1. Ions are implanted in order to form a source region 3 and a drain region 4, using a photo-resist 8 as a mask. A photo-resist mask 8' is removed completely, and an SiN film 14' is laminated. The whole is thermally treated in hydrogen. The SiN film 14' is etched through dry etching employing a fluorine group gas, using a photo-resist 8" as a mask, and the AIN film 14 is etched in a wet type by H₃PO₄. Source-drain electrode materials 15, 15', 15" are evaporated, and the SiN film 14' is etched through a dry etching method and the AIN film 14 through wet type etching respectively, employing the photo-resist 8" as the mask. Accordingly, contamination on ion implantation and deterioration caused by a knock-on effect are prevented.



(54) FORMING METHOD FOR INSULATING FILM

(11) 62-92328 (A)

(43) 27.4.1987 (19) JP


(21) Appl. No. 60-233046 (22) 17.10.1985

(71) SHARP CORP (72) YASUSHI KUBOTA

(51) Int. Cl⁴. H01L21/314//H01L21/283,H01L29/78

PURPOSE: To form an insulating film having high withstanding voltage and excellent interfacial characteristics by thermally oxidizing a semiconductor substrate at a temperature of 550°C or less, shaping an oxide thin-film on the surface of the semiconductor substrate and laminating the insulating film of the oxide thin-film.

CONSTITUTION: An silicon substrate-1 is thermally-oxidized at 550°C in a dried oxygen atmosphere. An oxide thinf-ilm 2 is shaped through heat treatment for 1 or 2hr. An insulating film 3 is laminated up to film thickness of 1,000 Å at a substrate 1 temperature of 400°C through a normal pressure CVD method. Annealing at 550°C in a nitrogen atmosphere and plasma treatment at 350°C are each conducted for 1hr in order to improve the characteristics of the insulating film 3. Accordingly, the insulating film 3 having high withstanding voltage and excellent interfacial characteristics is shaped.





(54) FORMING METHOD FOR INSULATING FILM

(11) 62-92329 (A)

(43) 27.4.1987 (19) JP

(21) Appl. No. 60-233047 (22) 17.10.1985

(71) SHARP CORP (72) YASUSHI KUBOTA

(51) Int. Cl⁴. H01L21/314//H01L21/283,H01L29/78

PURPOSE: To form an insulating film having high withstanding voltage and excellent interfacial characteristics by oxidizing a semiconductor substrate at 300~400°C in an oxidizing plasma atmosphere, shaping an oxide thin-film on the surface of the semiconductor substrate and laminating an insulating film on the oxide film.

CONSTITUTION: An silicon substrate 1 is oxidized in an oxygen plasma atmosphere. An insulating film 2 is formed through plasma oxidation for 1hr. An insulating film 3 is laminated up to film thickness of 1,000 Å at a substrate 1 temperature of 400°C through a normal pressure CVD method. Annealing at 550°C in a nitrogen atmosphere and hydrogen plasma treatment at 350°C are each conducted for 1hr in order to improve the characteristic of the insulating film 3. Accordingly, the insulating film 3 having high withstanding voltage and excellent interfacial characteristics is acquired.







⑨ 日本 国特 許 庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-92327

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和62年(1987) 4月27日

H 01 L 21/314 29/80 6708-5F B-8122-5F

審査請求 未請求 発明の数 2 (全5頁)

図発明の名称 半導体装置及びその製造方法

到特 顧 昭60-231228

纽出 願 昭60(1985)10月18日

砂発 明 者 五 島 滋 雄 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 今 村 慶 憲 国分寺市東恋ケ窓1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

の出 願 人 日立超エル・エス・ア

・エス・ア 小平市上水本町1448番地

イ・エンジニアリング

株式会社

砂代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 和 包

- 発明の名称 - 半導体装置及びその製造方法... 特許請求の範囲

- 1. 化合物半導体装置において、イオン注入した 半導体表面をA&N及びSiN又はSiO。の 2層からなる絶象膜で被覆して熱処理する工程 を含む方法で作成され、かつ電極形成部以外の 育配半導体表面が前配絶象膜で被覆されている ことを特徴とする半端体物質。
- 2. 半導体表面信仰1月がAgN膜からなる絶象 膜を貫通してイオン注入し、第2月にSiN。 SiOa等の絶象膜を被理し熱処理・加工工程 を含むことを特徴とする半導体装置の製造方法。 発明の詳細な説明

(発明の利用分野)

本発明は、MIV族化合物半導体に係り、特に GaAsを用いた大規模集務回路設置に好通な保護 膜を有する半導体設置及びその製造方法に関する。 【発明の背景】

GaAs化合物半導体を基板として用いた集積回

路では、基本構成素子として、ゲート部分に金属 三半導体接触のショットキー降盛を用いたMES

ードB T が使用される。このドB T は、第1 図に 断面図を示すように、基板1 にイオン往入によっ で形成された n 型チヤネル層 2 と n + 型のソース 領域 3 . ドレイン領域 4 及びそれぞれの袋面に形 成されたゲート電観 5 . ソース電極 6 . ドレイン 電観 7 とから構成され、チヤネル層 2 を通してソ ース電極 6 . ドレイン電板 7 間を流れる電流をゲート電極 5 から加えた電界によって制御すること

で動作させるものである。

ル層を形成する工程は第2周に示す如く、GoAn 基板1上にチヤネルを形成すべき所定の位置に関 口部を有するイオン性入マスク8を形成した後、 高実空中で所望のイオンを打ち込む工程と、イオ ン打ち込みマスク8を散去した後、SiOa, SioNa, AgaOo 又はAgNのいずれか、又は

従来、GaAs基板上にMES-FETのチャネ

SiaNa, A & 2Oa 又はA & Nのいずれか、又はこれらを被雇した保護膜 9 を被殺し、800~800で蒸処理してチヤネル層 2 を括性化する

(2)

(1)

工程から成つている(ジヤーナル・オブェレクトロケミカル・ソサエティー: J. Electroches. Soc. 7月、1884、pp1674~1678 取)。ここで保護膜9は高型熱処理によってGoAs基板中のGaやAsが蒸発するのを防ぐために被着してある。

上配従来工程では、高真空中でイオン打ち込みする時、チャネル層 2 の表面に真空排気設置から発生するオイルミストや真空槽内の残留ガスが吸着し、これがイオン打ち込みと间時に不要不純物としてチャネル中に入り込み活性化を妨げるという問題があった。従来の技術により提案す如く、GaAs 最間をSiOa 、SiaN4、A & a Oa 又はA & N 移譲からなる表面膜膜 1 1 を被着し、この薄膜を質通してイオン打ち込みを行なう事により節記不要不純物の個人を防止する方法である(アプライド・フィジツクス・レター:Appl.Phys.Lett. 館 3 1 巻、館 3 号、1877年8 月、pp 1 5 8 ~ 1 6 1 参照)。この方法は、イオン打ち込み時の節記表面汚染によるチャネル層への感影響を防ぐ

ン打ち込み時に、GaAs中にノックオンされても チャネル層の特性は劣化しない。ところで、GaAs 基板上に袋骸回路を領成する場合、上述した保護 腰を除去したり。その一部に閉口部を設けるなど の加工技術が必須である。AgN膜の加工は、熱 リン酸などによる程式エツチング弦又は塩素系ガ ス(CC Ag, CHC Ag, SiC Ag, BC Agな ど)によるドライエッチング弦が用いられる。し かし、周知のように、観式エッチング弦は1μm 以下の微細加工が困難である。

(3)

また、塩菜系ガスによるドライエツチング法では、 エツチングにおけるGcAc基板との選択性が得ら れないことから、微細加工が必須であるGcAs大 類模集積回路選子の表面保護額としてAcN膜を 使用することは個めて困難であるという欠点があ

〔発明の目的〕

本発明の目的は、AAN稼譲上にSiN又は SiOs を被磨し、イオン打ち込み時の汚染やノ ツクオン効果による劣化を防止し、AANの加工

(5)

効果は認められる。しかし、 SiOs 、 SisNe、 A SaOs保護膜では、イオン打ち込み時にノックオン効果によつて保護膜中の Si や O 原子がチャネル層内に入り、チヤネル層の抵抗値や電子移動度を劣化させるという欠点がある。また、チヤネル層の熱処理による活性化の工程に於いて、 Sios Ne。 A SaOsを熱処理保護して用いると、これらの材料とGaAs基板との熱影影吸にストレスによるため、熱処理時にGaAs基板にストレスが働いてイオン打ち込みした原子が異常ないより、あるの少の少の少のかもした酸が剥離し、 架子作成の少個りが着しく 感くなるという欠点がある。

(4)

の容易なGaAs半導体装置を提供することである。 【発明の概要】

本発明では、GoAs MESPET のチャネルは、A&N膜を袋面保障限とし、これを貧適して n 形又は p 形不純物をイオン打ち込みし、紋いて前配 A&N膜に比してエッチング速度の最なる SiN 又は SiOs 等の保護版を積解し、これを保護版として熱処理を行い、イオン打ち込み解を活性化することを物散としている。A&N1 層又は A&N の積層膜により熱処理を行う場合。 極式エッチング (H*PO4) により加工を行うが、この方法では加工精度の創御は極めて困難である。

しかし、第1月目のAaN別を100nm以下とし、第2月目にSiN又はSiOsを形成し、2月目の膜をフツ森系のドライエッチングで加工し1月目のAaNをHaPOaで観式エッチングすることにより加工特度は制御が容易となる。

第4回に示す如く、SiNとSiOa はフツ崇 系ガスで容易にエンチングされ、しかもA&Nに 対し十分な遊択性を有する。したがつてA&N上

(6)

The first of the control of the cont

FOR THE CALLS AND AND A SECOND CO.

に形成したSiN又はSiOs は、ドライエンチ ングにより精度よく加工される。

第5 図には、HaPO4による提式エッチング特性を示す。図から明らかなように、A&Nは客にエッチングされるが、SiN及びSiOaのエッチ速度はきわめて小さい。この性質を利用して、第2 層目のドライエッチングの後、第1 層目の膜である 100 nm以下のA&N釋願をHaPO4でエッチングすれば、第2 層目の形状を保つたままA&Nを精度良く加工することが可能である。
(発明の実施例)

以下、発明の実施例により説明する。

変施例では半導体基板としてGoAsを使用する 場合について説明するが、他のInP, InGoAs, A & GoAs, InA & As, InGoAsP等のII~V 族化合物半導体においても実施可能である。

宴放例 1

第6図 (a) ~ (i) に第1の爽館例の製造手 観を示す。まず (a) において、GaAs基板1の 精浄表面に厚さ200人のAs N膜14を被着す (7)

2×1012個/diとする。

で次に(Td)に移る。まず(co)で形成したホトーーー
レジストマスク8′を完全に除去した後、厚さ
1000人のSiN膜を教育する。SiN膜は、焼結
したSisN₄ターゲットを用いたアルゴンと窒素
の組合ガス雰囲気でのスパッタ法、シラン(SiHa)
と密素又はアンモニア(NHs)のプラズマ励起
化学反応(プラズマCVD)、ジクロルシラン
(SiHaC8a)又はシラン(SiHa)とNHs
を原料とした触分解気相化学成長法(CVD法)
などによつて作成される。

次にこれらのSiN膜、AsN膜を表面保護膜として水森中で800℃、20分間熱処理を行い、ソース・ドレイン及びチヤネル領域を括性化する。次に(c)に移る。ここでは、ホトレジスト工程によりソース・ドレイン領域上の電極形成部に関口部を有するホトレジスト8°を形成しこれをマスクとしてフン素系ガス(CF釒、NFs,CHPs など)を用いたドライエツチングによりSiN 数14′をエッチングし、をらにHsPO。(70

る。 A & N 膜 1 4 は、スパッタ位、電子ビーム森 位、反応性分子線エピタキシー彼などによつて

次に(b)に移り、A & N 膜 1 4 の上にソース 及びドレイン領域に関口部を有するホトレジスト 8を被着し、これをマスクとしてソース領域 3 、 及びドレイン領域 4 を形成するためのイオン打ち 込みを行う。イオン打ち込みのエネルギーは A & N 膜の厚さが 2 0 0 人の場合には、100 Ke V 程 度が最適である。またイオン打ち込み譲度は、 S i+イオン打ち込みの場合、2 × 10¹⁸ 個/ cl

次に(c)に移り、まずホトレジスト8を完全 に除去した後新たにチヤネル領域 2 のみに閉口部 を有するホトレジスト8′を形成し、次にこれを マスクとしてチヤネル形成用のSi+ イオンを打 み込む。打み込みエネルギーはA8N膜の厚さが 2 0 0 人の場合 5 0 Ke V 粉度が最適である、ま た打ち込み譲度は、デプレション塑ドBTでは4 ×1 0 12個/of 、エンハンスメント型ドBTでは (8)

で)でA&N膜を14を超式エンチングする。こ の時 SiN膜 14' は H * P O * によってほとんど エッチングされないため関ロ部の加工特度は極め て良好に制物できる。

次に(f)に移る。ここでは、ソース・ドレイン電価材16,15′,15″,たとえばAuGe/Ni/Auを蒸着し、ホトレジスト8″を選択的にエツチング除去するリフトオフ法によつて不要な電価材15″を除去すると、所定の位置にソース電価15、ドレイン電価16が形成できて(g)に示す構造となる。

次に(b)に示す如く、ホトレジスト工程によりチヤネル領域上のゲート電福形成部に関口部を有するホトレジスト8°を形成したのち、これをマスクとして、前記ドライエツチングはによりSiN膜14'を、極式エツチングによりAaN 譲14'をそれぞれエツチングする。このあと、全面にゲート電極材16,16'たとえばTi/Pt/Auを顕着し、ホトレジスト8°を使つて不要なゲート電価部16'を除去すると(i)に

(10)

(8)

示す如く半導体ー金属ショントキー接合を用いた FBTが完成する。

本実施例によれば、SiN瞭はAaN膜に対して選択的にドライエンチングが可能であり、さらにAaN額は、SiNとGsAsに対して選択的に優式エンチングすることが可能であるため第6段(i)に示す如く、サブミクロンのゲート長を存するPETが作製可能となる。

(務明の効果)

本発明によれば、半部体デバイス製造工程の初期工程において、貫通イオン打ち込み保護膜あるいは熱処理保護膜として使用する第1層目がABN 膜第2層目がSiN又はSiOs 膜からなる絶縁 膜で殴うため次のような効果がある。

第2層目のSiN又はSiOaは、ドライエッチングによりA&N額と選択的にエツチングでき、さらに1別目のA&N額はSiOa又はSiN及びGsAsと選択的にHaPO4によりエッチングできる。この性質から第1別目のA&N額を100nm以下とし、2層目にSiN又はSiOaを形

式エウチング速度、23…SiOs の包式エツチング速度。_____

代理人 弁理士 小川勝男


成すれば、十分な表面保護膜となり、1 μ m 以下の微細加工が可能となる。


図面の簡 な説明


第1回は金属ー半渉体のショットキー接合を用いたFETの断面構造団、第2回、第3回は従来技術によるFETチヤネル圏形成時の問題提明用の断面図、第4回は、各種絶縁膜のドライエッチングレートを示す関、第5回は配じくH。FO。による観式エッチングレートを示す図、第6回は発明の一変施例を設明する工程が面図である。

1 … 半絶縁性 Ga A s 基板、 2 … チャネル圏、 3 … ソース 領域、 4 … ドレイン 領域、 5 , 1 6 … ゲート電価、 6 , 1 5 … ソース 電桶、 7 , 1 5 ′ … ドレイン電価、 8 … イオン打ち込み 用マスク、 9 … 熱処理用保護膜、 1 1 … 保護膜、 1 4 … A 2 N 膜、 1 4′ … S i N 膜、 1 7 … S i N 膜の ドライエッチング速度、 1 9 … Ga A a のドライエッチング速度、 1 9 … Ga A a のドライエッチング速度、

20 ··· A & N のドライエツチング速度、 2 1 ··· A & N の歴式エツチング速度、 2 2 ··· S i N の程 (12)










(13)

人工工具的物质、具有、具体质型型性物质等等。









第1頁の続き ①発 明 者 - - 外 - 木 - - - 順 - 二 ②発 明 者 磯 部 良 彦 ②発 明 者 宮 崎 勝

小平市上水本町1448番地 日立超エル・エス・アイ・エンジニアリング株式会社内 小平市上水本町1448番地 日立超エル・エス・アイ・エンジニアリング株式会社内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内